（AI云资讯消息）据报道，台积电 A14 工艺节点将于 2028 年上半年进入量产阶段，而试产（风险量产）计划安排在 2027 年下半年。台积电新竹科学园区宝山 20 厂、中部科学园区 25 厂将主要承接 A14 工艺的生产任务。

台积电 A14 与英特尔 14A，都将是两家企业各自至关重要的核心工艺技术。报道称，2028 年台积电 A14 工艺的产能将达到英特尔 14A 工艺的 7.5 倍。

台积电 A14 工艺将由苹果等长期芯片合作客户采用，而英特尔 14A 工艺面向多元化客户群体，特斯拉便是其中之一。在各家芯片厂商争相为下一代 AI 产品锁定产能的背景下，苹果、英伟达、亚马逊、谷歌也被视作潜在客户。

另据近期爆料，台积电计划时隔八年首次实现 SRAM 存储单元微缩。A14 工艺节点将完成这一突破，把 SRAM 单元面积从 0.021 平方微米缩小至 0.017 平方微米。自台积电 N5（5nm）工艺起，该公司就未曾对 SRAM 单元进行微缩；而借助 A14 工艺，台积电将敲定全球尺寸最小、存储密度最高的 SRAM 单元。

英特尔现已量产的 18A 工艺，其高密度 SRAM 单元面积为 0.021 平方微米，最高密度可达 38.1 兆比特 / 平方毫米。该水平与台积电 2nm 级工艺相当，但单元面积大于台积电正在研发的 A14 工艺。

台积电 A14 工艺节点可在功耗不变的前提下实现 15% 的性能提升，等效最高可带来 30% 的能效改善。台积电将在 A14 采用第二代 GAAFET 纳米片晶体管以及全新 NanoFlex Pro 标准单元架构，相比 N2 工艺，集成密度最高提升 20%。

据报道，台积电已经启动 1.4nm（A14）芯片的试产，新厂房建设方案也已获批，后续将用于该工艺的产能爬坡。楷登电子（Cadence）上月完成台积电 A14 的工具认证，这是一项重大进展，能够帮助芯片厂商把设计迭代周期缩短至原来的 1/2.5，即迭代速度提升 2.5 倍。